半导体分析机构Kurnal Insights于9月30日发布了华为麒麟9050 Pro的裸片显微照片，首次从物理层面揭示了这款芯片的内部构造。照片显示，麒麟9050 Pro由两颗尺寸完全相同的裸片垂直堆叠而成，整体尺寸为11.13 × 10.84 mm，每颗裸片面积约120.65mm²，这一数字甚至略小于前代麒麟9030S的122mm²。

两颗裸片分工明确：一颗承担核心计算逻辑，另一颗专用于SRAM和缓存，两者通过高密度垂直互连技术连接。这一结构正是华为韬定律“逻辑折叠”（LogicFolding）技术的首次商业化落地。该技术将芯片从传统平面布局改为垂直堆叠，用极短的垂直互连替代长距离水平走线，从而压缩信号传播时延。

华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上发表的署名论文中提出，以“时间（τ）缩微”替代“几何缩微”作为半导体演进的新指导原则，通过逻辑折叠等创新技术持续压缩信号传播时延。根据@Taog_1575对Die Shot的解析，其逻辑裸片（Logic Die）采用中芯国际N+3工艺，SRAM裸片则采用N+2工艺。

由于单颗裸片面积缩小，单颗裸片的良率应高于麒麟9030 Pro。不过，该芯片仅用于Mate 90 Pro Max及以……（原文此处截断）